SSE2
![Niente fonti!](http://upload.wikimedia.org/wikipedia/commons/thumb/6/64/Question_book-4.svg/45px-Question_book-4.svg.png)
SSE2 è un instruction set SIMD dell'architettura IA-32, sviluppato dalla Intel Corporation.
Storia
Venne sviluppato nel 2000, allo scopo di estendere la precedente versione SSE e ha la funzione di soppiantare definitivamente le istruzioni MMX. I primi processori ad implementare le istruzioni SSE2 sono stati i Pentium 4 con core Willamette nel 2000.
Successivamente questo set è stato esteso per mezzo delle SSE3, conosciute anche con il nome di "Prescott New Instructions", introdotte nei Pentium 4 di ultima generazione con core Prescott agli inizi del 2004.
Caratteristiche
L'intero set SSE2 (costituito da 144 istruzioni) aggiunge il supporto per il calcolo in virgola mobile a doppia precisione a 64 bit, e per i 64, 32, 16 e 8 bit le operazioni con numeri interi sugli 8 registri 128-bit XMM già introdotti con il set SSE. Non vengono invece aggiunti "program state" addizionali rispetto a quelli già presenti.
L'aggiunta di operazioni SIMD su interi a 128 bit consente ai programmatori di evitare completamente l'utilizzo degli otto registri a 64 bit delle MMX. In questo modo è possibile eseguire operazioni SIMD sia su valori interi che su numeri in virgola mobile senza la perdita di tempo necessaria precedentemente per passare dal "mode" MMX a quello SSE.
Altre istruzioni del set SSE2 consentono di effettuare un controllo della cache per limitare l'occupazione di questa memoria con dati inutili quando vengono elaborate grandi quantità di dati.
Implementazione
La concorrente di Intel, AMD, ha aggiunto il supporto alle SSE2 all'interno dei propri processori, nel 2003, attraverso le CPU Opteron e Athlon 64 che fanno parte delle prime architetture compatibili con i 64 bit prodotte da AMD. Comunque AMD ha esteso a sua volta il set SSE2 in maniera indipendente da Intel, raddoppiando il numero dei registri XMM e portandoli quindi da 8 a 16 (da XMM0 a XMM15).
Tali registri aggiuntivi sono visibili solamente quando il processore funziona in modalità 64 bit, che per AMD prende il nome di AMD64. Quando Intel è passata anch'essa al supporto dei 64 bit nei suoi processori con architettura a 32 bit (Pentium 4 e Xeon) utilizzando la tecnologia EM64T, ha incrementato il numero dei registri al pari di quanto fatto da AMD. È da ricordare però che mentre l'architettura a 64 bit introdotta da Intel con le EM64T è molto simile a quella AMD64, differisce molto da quella utilizzate da diversi anni nei processori Itanium che sono progettati esclusivamente per i 64 bit e poggiano sull'architettura IA-64.
Voci correlate
Collegamenti esterni
- (EN) Denis Howe, SSE-2, in Free On-line Dictionary of Computing. Disponibile con licenza GFDL
V · D · M | |
---|---|
SIMD (RISC) | Alpha (MVI) · ARM (NEON · SVE) · MIPS (MDMX · MIPS-3D · MXU · MIPS SIMD) · PA-RISC (MAX) · Power ISA (VMX) · SPARC (VIS) |
SIMD (x86) | MMX (1996) · 3DNow! (1998) · SSE (1999) · SSE2 (2001) · SSE3 (2004) · SSSE3 (2006) · SSE4 (2006) · |
Manipolazione dei bit | BMI (ABM: 2007, BMI1: 2012, BMI2: 2013, TBM: 2012) · ADX (2014) |
Istruzioni compresse | Thumb · MIPS16e ASE |
Sicurezza e crittografia | AES-NI (2008); 32 e 64 bit ARMv8 ha anche istruzioni AES · CLMUL (2010) · RdRand (2012) · SHA (2013) · MPX (2015) · SGX (2015) |
Memoria transazionale | TSX (2013) · ASF |
Virtualizzazione | VT-x (2005) · AMD-V (2006) |
Le estensioni non più utilizzate sono |
![](http://upload.wikimedia.org/wikipedia/commons/thumb/7/77/Computer_n_screen.svg/24px-Computer_n_screen.svg.png)